PlaceReasoner-Beta：推理驱动的宏单元布局与基准评测
英文标题：PlaceReasoner-Beta: Reasoning-Driven Macro Placement and Benchmarking
本文提出了 PlaceReasoner-Beta，聚焦于解决超大规模集成电路（VLSI）物理设计中长久以来的核心挑战——自动化宏单元布局。现有方法多依赖于人工设计的代理优化目标（如预估线长），在实际物理实现效果上往往存在局限。该研究通过引入推理驱动机制并建立评测基准，为芯片物理设计自动化（EDA）及 AI 辅助芯片布局提供了新的研究范式与评价标准。
打开原文相关 1.6 · 机会 0
2.1 KB
640 B
612 B
380 B
9.1 KB
32.7 KB
22.8 KB
24.2 KB
34.7 KB
中文
论文编号：arXiv:2609.21263v1
公告类型：New
摘要
在超大规模集成电路（VLSI）物理设计中，自动化宏单元布局（Automated macro placement）仍是一项根本性挑战。尽管经过了数十年的研究，现有的方法大多主要优化人工设计的代理目标（例如预估线长），并且通常生成的布局方案……
English / 原文
BibTeX formatted citation
×